深圳市诚峰智造有限公司,欢迎您!

电话:13632675935/0755-3367 3020

img
搜索
确认
取消
新闻中心

新闻中心

专业致力于提供电子行业的制造设备及工艺流程解决方案的plasma等离子体高新技术企业
新闻中心

等离子表面处理仪鳍式场效应晶体管中的多晶硅栅极蚀刻

  • 分类:公司动态
  • 作者:等离子清洗机-CRF plasma等离子设备-等离子表面处理机厂家-诚峰智造
  • 来源:
  • 发布时间:2020-11-09
  • 访问量:

【概要描述】FinFET仍然沿用28nm平面晶体管中的双图形方法来定义栅极线条和线条末端,与平面晶体管差别在于,FinFET是三维的晶体管,多晶硅栅极横跨鳍部,这种差异造成了等离子表面处理仪蚀刻过程中工艺的差异。多晶栅蚀刻后的剖面形貌对后续工艺有着很大的影响。多晶硅顶部和底部的形貌会影响应力硅锗生长的表现,一个理想的多晶硅等离子表面处理仪蚀刻后的剖面形貌,在多晶硅上会有硬掩膜的残留,多晶硅的剖面是非常垂直的形貌,与硬掩膜的关键尺寸相同。          在多晶硅蚀刻中会产生横向蚀刻,当等离子表面处理仪蚀刻工艺对硬掩膜和多晶硅的蚀刻选择比不同,多晶硅顶部的关键尺寸将会有别于硬掩膜。例如,当多晶硅关键尺寸大于硬掩膜的关键尺寸时,偏置侧墙在后续的P型硅锗凹槽(PMOS Silicon Recess,PSR)等离子表面处理仪蚀刻中将会受到更多的消耗,一旦偏置侧墙的厚度不足以保护顶部的多晶硅时,在后续的硅锗外延生长中,在多晶硅顶部将有很大几率生长出硅锗外延形成缺陷,造成器件失效;当多晶硅关键尺寸小于硬掩膜时,这种缺陷出现几率将会小很多,有利于良率提高。同样地,当多晶硅在蚀刻后出现比较严重的底部长脚时,底部的偏置侧墙也会在PSR蚀刻中受到更多的消耗,从而导致在后续的硅锗外延中,在多晶硅底部生长出硅锗缺陷。当硬掩膜的有效高度不够时,顶部的多晶硅也会生长出硅锗缺陷,因此控制FinFET的多晶硅中的蚀刻的剖面形貌尤为重要。          作为三维的晶体管,多晶硅的蚀刻必须考虑沟道因素,鳍部本身材料是体硅,等离子表面处理仪在蚀刻多晶硅时,尽管有氧化硅的保护,仍然需要考虑鳍部本身的损耗。在蚀刻过程中,通常在距离鳍部顶部200~300时将蚀刻工艺切换到传统的高选择比HBr/O2的步骤,并且需要采用较低的偏置功率。另外由于三维立体鳍部的存在,其顶部以上部分和顶部以下部分的多晶硅栅蚀刻环境有所不同,因此等离子表面处理仪蚀刻过程中为了形成理想的多晶硅栅剖面形貌, 通常会把高选择比的软着陆步骤拆分成几步以达到优化多晶硅剖面形貌的目的。由于源漏极的外延直接在鳍部形成,如此便意味着FinFET的多晶硅蚀刻中的鳍部损耗相比平面结构的衬底硅的损耗变得不是特别重要。要保证后续外延生长的效果,需要将鳍部与栅极交叉的角落里的多晶硅清理干净,所以从器件整合角度来说,鳍部损耗是不可避免的。

等离子表面处理仪鳍式场效应晶体管中的多晶硅栅极蚀刻

【概要描述】FinFET仍然沿用28nm平面晶体管中的双图形方法来定义栅极线条和线条末端,与平面晶体管差别在于,FinFET是三维的晶体管,多晶硅栅极横跨鳍部,这种差异造成了等离子表面处理仪蚀刻过程中工艺的差异。多晶栅蚀刻后的剖面形貌对后续工艺有着很大的影响。多晶硅顶部和底部的形貌会影响应力硅锗生长的表现,一个理想的多晶硅等离子表面处理仪蚀刻后的剖面形貌,在多晶硅上会有硬掩膜的残留,多晶硅的剖面是非常垂直的形貌,与硬掩膜的关键尺寸相同。

 

       在多晶硅蚀刻中会产生横向蚀刻,当等离子表面处理仪蚀刻工艺对硬掩膜和多晶硅的蚀刻选择比不同,多晶硅顶部的关键尺寸将会有别于硬掩膜。例如,当多晶硅关键尺寸大于硬掩膜的关键尺寸时,偏置侧墙在后续的P型硅锗凹槽(PMOS Silicon Recess,PSR)等离子表面处理仪蚀刻中将会受到更多的消耗,一旦偏置侧墙的厚度不足以保护顶部的多晶硅时,在后续的硅锗外延生长中,在多晶硅顶部将有很大几率生长出硅锗外延形成缺陷,造成器件失效;当多晶硅关键尺寸小于硬掩膜时,这种缺陷出现几率将会小很多,有利于良率提高。同样地,当多晶硅在蚀刻后出现比较严重的底部长脚时,底部的偏置侧墙也会在PSR蚀刻中受到更多的消耗,从而导致在后续的硅锗外延中,在多晶硅底部生长出硅锗缺陷。当硬掩膜的有效高度不够时,顶部的多晶硅也会生长出硅锗缺陷,因此控制FinFET的多晶硅中的蚀刻的剖面形貌尤为重要。

 

       作为三维的晶体管,多晶硅的蚀刻必须考虑沟道因素,鳍部本身材料是体硅,等离子表面处理仪在蚀刻多晶硅时,尽管有氧化硅的保护,仍然需要考虑鳍部本身的损耗。在蚀刻过程中,通常在距离鳍部顶部200~300时将蚀刻工艺切换到传统的高选择比HBr/O2的步骤,并且需要采用较低的偏置功率。另外由于三维立体鳍部的存在,其顶部以上部分和顶部以下部分的多晶硅栅蚀刻环境有所不同,因此等离子表面处理仪蚀刻过程中为了形成理想的多晶硅栅剖面形貌, 通常会把高选择比的软着陆步骤拆分成几步以达到优化多晶硅剖面形貌的目的。由于源漏极的外延直接在鳍部形成,如此便意味着FinFET的多晶硅蚀刻中的鳍部损耗相比平面结构的衬底硅的损耗变得不是特别重要。要保证后续外延生长的效果,需要将鳍部与栅极交叉的角落里的多晶硅清理干净,所以从器件整合角度来说,鳍部损耗是不可避免的。


  • 分类:公司动态
  • 作者:等离子清洗机-CRF plasma等离子设备-等离子表面处理机厂家-诚峰智造
  • 来源:
  • 发布时间:2020-11-09 09:22
  • 访问量:
详情

等离子表面处理仪鳍式场效应晶体管中的多晶硅栅极蚀刻:

 

       FinFET仍然沿用28nm平面晶体管中的双图形方法来定义栅极线条和线条末端,与平面晶体管差别在于,FinFET是三维的晶体管,多晶硅栅极横跨鳍部,这种差异造成了等离子表面处理仪蚀刻过程中工艺的差异。多晶栅蚀刻后的剖面形貌对后续工艺有着很大的影响。多晶硅顶部和底部的形貌会影响应力硅锗生长的表现,一个理想的多晶硅等离子表面处理仪蚀刻后的剖面形貌,在多晶硅上会有硬掩膜的残留,多晶硅的剖面是非常垂直的形貌,与硬掩膜的关键尺寸相同。

 

       在多晶硅蚀刻中会产生横向蚀刻,当等离子表面处理仪蚀刻工艺对硬掩膜和多晶硅的蚀刻选择比不同,多晶硅顶部的关键尺寸将会有别于硬掩膜。例如,当多晶硅关键尺寸大于硬掩膜的关键尺寸时,偏置侧墙在后续的P型硅锗凹槽(PMOS Silicon Recess,PSR)等离子表面处理仪蚀刻中将会受到更多的消耗,一旦偏置侧墙的厚度不足以保护顶部的多晶硅时,在后续的硅锗外延生长中,在多晶硅顶部将有很大几率生长出硅锗外延形成缺陷,造成器件失效;当多晶硅关键尺寸小于硬掩膜时,这种缺陷出现几率将会小很多,有利于良率提高。同样地,当多晶硅在蚀刻后出现比较严重的底部长脚时,底部的偏置侧墙也会在PSR蚀刻中受到更多的消耗,从而导致在后续的硅锗外延中,在多晶硅底部生长出硅锗缺陷。当硬掩膜的有效高度不够时,顶部的多晶硅也会生长出硅锗缺陷,因此控制FinFET的多晶硅中的蚀刻的剖面形貌尤为重要。

 

       作为三维的晶体管,多晶硅的蚀刻必须考虑沟道因素,鳍部本身材料是体硅,等离子表面处理仪在蚀刻多晶硅时,尽管有氧化硅的保护,仍然需要考虑鳍部本身的损耗。在蚀刻过程中,通常在距离鳍部顶部200~300时将蚀刻工艺切换到传统的高选择比HBr/O2的步骤,并且需要采用较低的偏置功率。另外由于三维立体鳍部的存在,其顶部以上部分和顶部以下部分的多晶硅栅蚀刻环境有所不同,因此等离子表面处理仪蚀刻过程中为了形成理想的多晶硅栅剖面形貌, 通常会把高选择比的软着陆步骤拆分成几步以达到优化多晶硅剖面形貌的目的。由于源漏极的外延直接在鳍部形成,如此便意味着FinFET的多晶硅蚀刻中的鳍部损耗相比平面结构的衬底硅的损耗变得不是特别重要。要保证后续外延生长的效果,需要将鳍部与栅极交叉的角落里的多晶硅清理干净,所以从器件整合角度来说,鳍部损耗是不可避免的。

等离子表面处理仪鳍式场效应晶体管中的多晶硅栅极蚀刻

扫二维码用手机看

相关资讯

深圳市诚峰智造有限公司

坚持以品质为立足之本,诚信为经营之道,以创新为发展之源,以服务为价值之巅

©深圳市诚峰智造有限公司版权所有 粤ICP备19006998号
dh

电话:0755-3367 3020 /0755-3367 3019

dh

邮箱:sales-sfi@sfi-crf.com

dh

地址:深圳市宝安区黄埔孖宝工业区